|
124 Управляющий узел 1 координирует действия узлов операционного узла 2 между собой и с другими устройствами ЭВМ, а также выполняет набор операций, включающих команды обращения к памяти. Он вырабатывает в определенной временной последовательности управляющие сигналы, под действием которых в узлах операционного узла 2 выполняются требуемые действия. Каждое такое элементарное действие, выполняемое в операционном узле 2 в течение одного тактового периода, называется микрооперацией. В определенные тактовые периоды одновременно могут выполняться несколько микроопераций. Такая совокупность одновременно выполняемых микроопераций называется микрокомандой, а весь набор микрокоманд, пред5 назначенных для решения определенной задачи называется микропрограммой. Общий временной интервал, в течение которого происходит выборка хранение и преобразование одной команды в набор управляющих сигналов называется циклом работы управляющего узла 1. Таким образом, управляющий узел 1 осуществляет преобразование команды в соответствующий набор управляющих сигналов и обеспечивает: чтение команды, находящейся в очередной ячейке памяти; расшифровку кода операции (команды); отыскание операндов (чисел) по указанному адресу, содержащемуся в команде; обеспечить выдачу управляющих сигналов в операционный узел для выполнения над ними действий, указанных в коде операции команды. В данном случае используется микропрограммный управляющий узел 1, в котором микрокоманды хранятся в управляющей памяти 19. В этом случае, слова, отображающие команды хранятся в памяти в последовательно пронумерованных ячейках, что позволяет формировать адрес очередной команды, добавлением единицы к адресу предыдущей команды, при этом слово состоит из нескольких частей: например, кода операции, ука |
117 мент 139 И, третий элемент 140 И, четвертый элемент 141 И, вход 78 разрешающий считывание выходной информации, информационные выходы 80 функциональной схемы формирования поправки при выполнении логической операции НЕ. Процессор включает в себя два основных устройства: управляющий узел 1 и операционный узел 2. Управляющий узел 1 координирует действия узлов операционного узла 2 между собой и с другими устройствами ЭВМ, а также выполняет набор операций, включающих команды обращения к памяти. Он вырабатывает в определенной временной последовательности управляющие сигналы, под действием которых в узлах операционного узла 2 выполняются требуемые действия. Каждое такое элементарное действие, выполняемое в операционном узле 2 в течение одного тактового периода, называется микрооперацией. В определенные тактовые периоды одновременно могут выполняться несколько микроопераций. Такая совокупность одновременно выполняемых микроопераций называется микрокомандой, а весь набор микрокоманд, предназначенных для решения определенной задачи называется микропрограммой. Общий временной интервал, в течение которого происходит выборка, хранение и преобразование одной команды в набор управляющих сигналов, называется циклом работы управляющего узла 1. Таким образом, управляющий узел 1 осуществляет преобразование команды в соответствующий набор управляющих сигналов и обеспечивает: чтение команды, находящейся в очередной ячейке памяти; расшифровку кода операции (команды); отыскание операндов (чисел) по указанному адресу, содержащемуся в команде; обеспечить выдачу управляющих сигналов в операционный узел для выполнения над ними действий, указанных в коде операции команды. В данном случае, используется микропрограммный управляющий узел 1, в котором микрокоманды хранятся в управляющей памяти 19. В этом случае, слова, отображающие команды хранятся в памяти в по 118 следовательно пронумерованных ячейках, что позволяет формировать адрес очередной команды, добавлением единицы к адресу предыдущей команды, при этом слово состоит из нескольких частей: например, кода операции, указывающего вид операции и адресов чисел, над которыми должна быть произведена соответствующая операция. Дешифратор 3 кода операций по выбранной из оперативной памяти команде определяет номер требуемой микропрограммы в управляющей памяти 19. Генератор 4 тактовых импульсов предназначен для формирования тактовых и синхронизирующих импульсов. Счетчик 9 команд предназначен для формирования адреса ячейки памяти очередной команды, путем естественной выборки, т.е. прибавлением к его содержимому единицы. Регистр 11 адреса предназначен для формирования адреса ячейки памяти при командах условного или безусловного перехода с возвратом. Блок 5 управления предназначен для определения адреса очередной микрокоманды в управляющей памяти 20, формирования адреса очередной команды (управления работой первого коммутатора 6), координации работы (выдачи синхроимпульсов) устройств процессора. Управляющая память 19 представляет собой постоянное запоминающее устройство и предназначена для выдачи (в зависимости от кода операции) выдачи управляющих сигналов (сигналов управления, сигналов считывания, сигналов записи, сигналов установки в нулевое состояние) на функциональные узлы процессора. При этом слово памяти содержит информационные разряды (для управляющих сигналов) и контрольные разряды, сформированные на основе предлагаемого метода кодирования. В этом случае, для формирования значений контрольных разрядов управляющей памяти 19, информационные разряды представляются в в виде двухстрочной информационной матрицы:................ |