|
134 равнозначности, на вторые входы которого поступает значение поправки. функциональная схема формирования ЧУ рицы поправки формирования информационной реализует логическую функцию именных разрядов операндов на группе логических элементов 130, 131, 132, 133 ИЛИ. Далее формирование поправки, обнаружение и коррекция возникающих ошибок проводится аналогичным способом. При контроле логической операции НЕ формирование поправки осуществляется функциональной схемой формирования поправки при выполнении логической операции НЕ (Рис.3.5.8), которая формирует единичные значения информационных разрядов матрицы поправок на основе использования элементов 138, 139, 140, 141 И. Далее формирование контрольных разрядов проводится аналогично формированию контрольных разрядов при выполнении операций И и ИЛИ. При контроле выполнения операции сложения по mod2 не требуется формирования поправки к результату суммирования по mod2 значений контрольных разрядов операндов. В этом случае результат суммирования с выпервой группы элементов 50 неравнозначности через шестую группуХОДО] ЧУ 66 элементов И, пятую группу 57 элементов ИЛИ поступает на ходы третьей группы 52 элементов неравнозначности, где сравнивается с значениями контрольных разрядов сформированных на выходах второй кодирующей схемы 76. Далее устройство работает аналогичным образом. Работа процессора начинается с приходом сигнала “Пуск” по входгруппе 30 входов устройства обмена процессора с периферийными блоками. По этой команде блок 5 выдает команду на считывание с управляющей НОИ памяти 19 содержимого первой ячейки памяти В первой ячейке памяти расположена команда Сброс системы , которая устанавливает в исходное состояние регистры и блоки процессора, В счетчик 9 команд записывается “1”, устройство управления 1 выдает |
127 При выполнении логической операции И формирователь поправки работает следующим образом. Значения контрольных разрядов операндов суммируются по модулю в первой группе 50 элементов неравнозначности, после чего результат поступает на первые входы второй группы 51 элементов неравнозначности, на вторые входы которого поступает значение поправки. При этом, функциональная схема формирования поправки при выполнении логической операции И (рис.3.7), для формирования информационной матрицы поправки, реализует логическую функцию ИЛИ относительно одноименных разрядов операндов на группе логических элементов 130, 131, 132, 133 ИЛИ. Далее, формирование поправки, обнаружение и коррекция возникающих ошибок, проводится аналогичным способом. При контроле логической операции НЕ формирование поправки осуществляется функциональной схемой формирования поправки при выполнении логической операции НЕ (рис.3.8), которая формирует единичные значения информационных разрядов матрицы поправок на основе использования элементов 138, 139, 140, 141 И. Далее, формирование контрольных разрядов проводится аналогично формированию контрольных разрядов при выполнении операций И и ИЛИ. При контроле выполнения операции сложения по mod2 не требуется формирования поправки к результату суммирования по mod2 значений контрольных разрядов операндов. В этом случае, результат суммирования с выходов первой группы элементов 50 неравнозначности через шестую группу 66 элементов И, пятую группу 57 элементов ИЛИ поступает на ходы третьей группы 52 элементов неравнозначности, где сравнивается с значениями контрольных разрядов сформированных на выходах второй кодирующей схемы 76. Далее устройство работает аналогичным образом. Работа процессора начинается с приходом сигнала “Пуск” по входной группе 30 входов устройства обмена процессора с периферийными блоками. По этой команде, блок 5 выдает команду на считывание с управляющей памяти 19 содержимого первой ячейки памяти. 128 В первой ячейке памяти расположена команда “Сброс системы”, которая устанавливает в исходное состояние регистры и блоки процессора, В счетчик 9 команд записывается “1”, устройство управления 1 выдает микрокоманды в следующей последовательности: 1) На первом такте, сигналы микрокоманды и значения контрольных разрядов поступают на выход блока 17 коррекции, где проводится обнаружение и коррекция возникающих ошибок в соответствии с функциональной схемой, представленной на рис.3.7. В этом случае, при считывании микрокоманды, кодирующей схемой 40 проводится формирование вектора контрольных разрядов Rn принятого кодового набора. Таким образом, в период считывания информации, на входах схемы 41 сравнения имеем соответственно векторы контрольных разрядов ^ = ^2.............................’Гк+4” Rn =ГХ ПГП ...................ГПк+4. Схема 41 сравнения формирует значения синдрома ошибки на основе передаваемой и полученной информации. Результат сложения по mod 2 значений сигналов переданных и сформированных контрольных разрядов даст синдром ошибки. В случае возникновения ошибок, на одном из выходов дешифратора 48 формируется единичный сигнал по которому формирователь 46 вектора ошибки формирует вектор ошибки Е = ехе2е3.................. ек+4' В этом случае, корректор 47 осуществляет исправление ошибок, возникающих в информационных разрядах управляющей памяти 19. При исправлении ошибок реализуется функция по mod2 относительно сигналов вектора ошибки и информационных разрядов управляющей памяти 19. Если ошибок нет, или возникла корректируемая ошибка, набор микрокоманд поступает на вход считывания счетчика 9 команд и на вход записи |