|
135 микрокоманды в следующей последовательности: 1) На первом такте сигналы микрокоманды и значения контрольных разрядов поступают на выход блока 17 коррекции, где проводится обнаружение и коррекция возникающих ошибок в соответствии с функциональной схемой, представленной на Рис.3.5.7. В этом случае, при считывании микрокоманды, кодирующей схемой 40 проводится формирование вектора контрольных разрядов Rn принятого кодового набора. Таким образом, в период считывания информации, на входах схемы 41 сравнения имеем соответственно векторы контрольных разрядов R = r\r2 ■> гк~Л 5 1 П ПЛ R " = т\ г ГПк+4. Схема 41 сравнения формирует значения синдрома ошибки на основе передаваемой и полученной информации. Результат сложения по mod 2 значений сигналов переданных и сформированных контрольных разрядов даст синдром ошибки. В случае возникновения ошибок, на одном из выходов дешифратора формируется единичный сигнал по которому формирователь е1е2е3...................ек + 4‘ошибки формирует вектор ошибки Е = В этом случае корректор 47 осуществляет исправление ошибок, возникающих в информационных разрядах управляющей памяти 19. При исправлении ошибок реализуется функция по mod2 относительно сигналов вектора ошибки и информационных разрядов управляющей памяти 19. Если ошибок нет, или возникла корректируемая ошибка, набор микрокоманд поступает на вход считывания счетчика 9 команд и на вход записи регистра 11 адреса, при этом содержимое счетчика 9 команд пересылается в регистр 11 адреса (или через первый коммутатор 6 на адресные входы запо |
119 Л У 2..........................У к /2 ГЧ1 У(к/2)+1 У(к/2)+2......................У к ГЧ2 при этом: 1) для каждой строки информационной матрицы организуется проверка на четность; 2) проводятся правые и левые диагональные проверки. Число диагональных проверок (число контрольных разрядов диагональных проверок) определяется по формуле (разряды на четность не передаются): ^■д =^ + 4 Блок 17 коррекции (Рис.3.2) предназначен для обнаружения и исправления ошибок, возникающих при считывании информации с управляющей памяти 19. В этом случае, при считывании микрокоманды, кодирующей схемой 40 проводится формирование (аналогичным образом) вектора контрольных разрядов Rn принятого кодового набора. Таким образом, в период считывания информации, на входах схемы 41 сравнения имеем соответственно векторы контрольных разрядов Л = '1'2........................... ,^+4„ Rn = г{ пгп ........................... Гпы. Схема 41 сравнения представляют собой схему поразрядного сравнения и предназначена для формирования значений синдрома ошибки на основе передаваемой и полученной информации. Результат сложения по mod 2 значений сигналов переданных и сформированных контрольных разрядов даст синдром ошибки. В зависимости от значения синдрома ошибки (значения сигнала на выходе дешифратор 48) формирователь вектора ошибки 46 формирует вектор ошибки: Е = ...........ек+4> имеющий единичные значения сигналов в разрядах кодового набора, которые имеют ошибку. Если кодовый набор не содержит ошибки, то синдром равен нулю. 128 В первой ячейке памяти расположена команда “Сброс системы”, которая устанавливает в исходное состояние регистры и блоки процессора, В счетчик 9 команд записывается “1”, устройство управления 1 выдает микрокоманды в следующей последовательности: 1) На первом такте, сигналы микрокоманды и значения контрольных разрядов поступают на выход блока 17 коррекции, где проводится обнаружение и коррекция возникающих ошибок в соответствии с функциональной схемой, представленной на рис.3.7. В этом случае, при считывании микрокоманды, кодирующей схемой 40 проводится формирование вектора контрольных разрядов Rn принятого кодового набора. Таким образом, в период считывания информации, на входах схемы 41 сравнения имеем соответственно векторы контрольных разрядов ^ = ^2.............................’Гк+4” Rn =ГХ ПГП ...................ГПк+4. Схема 41 сравнения формирует значения синдрома ошибки на основе передаваемой и полученной информации. Результат сложения по mod 2 значений сигналов переданных и сформированных контрольных разрядов даст синдром ошибки. В случае возникновения ошибок, на одном из выходов дешифратора 48 формируется единичный сигнал по которому формирователь 46 вектора ошибки формирует вектор ошибки Е = ехе2е3.................. ек+4' В этом случае, корректор 47 осуществляет исправление ошибок, возникающих в информационных разрядах управляющей памяти 19. При исправлении ошибок реализуется функция по mod2 относительно сигналов вектора ошибки и информационных разрядов управляющей памяти 19. Если ошибок нет, или возникла корректируемая ошибка, набор микрокоманд поступает на вход считывания счетчика 9 команд и на вход записи 129 регистра 11 адреса, при этом содержимое счетчика 9 команд пересылается в регистр 11 адреса (или через первый коммутатор 6 на адресные входы запоминающего устройства при естественной выборке команд непосредственно со счетчика 9 команд); 2) На втором такте к содержимому счетчика 9 команд прибавляется единица подготавливается адрес следующей команды; 3) На третьем такте сигналы микрокоманды поступают на вход считывания регистра 11 адреса и на вход считывания содержимого ячейки памяти запоминающего устройства по указанному адресу. При этом команда, хранящаяся в первой ячейке памяти, записывается в регистр 12 числа; 4) На четвертом такте сигналы микрокоманды подаются на вход считывания регистра 12 числа, вход второго коммутатора 7 и на вход дешифратора 3 кода операции, где раскодируются, после чего управляющий узел 1 переходит ко второму этапу работы. Для примера, рассмотрим порядок исполнения одной из команд, записанной в регистре 12 числа после выполнения первых четырех тактов. Пусть, в поле кода операции команды содержимого регистра 12 числа записана команда сложения содержимого регистра 13 сумматора с числом, расположенным запоминающем устройстве по адресу, указанному в поле адреса регистра 12 числа (при использовании одноадресной команды). Управляющий узел 1 при этом выдает следующие микрокоманды: 5) на пятом такте сигналы микрокоманды подаются на вход считывания регистра 12 числа, на вход второго коммутатора 7, первого коммутатора 6 и на вход записи регистра 11 адреса (адрес, хранящийся в регистре 12 числа записывается в регистр 11 адреса, содержимое регистра 12 числа обнуляется); 6) На шестом такте сигналы микрокоманды подаются на вход считывания регистра 11 адреса, на вход первого коммутатора 6, на вход считывания запоминающего устройства и на вход записи регистра 12 числа (из запо |