|
28 Рис. 1.2.2. Базовая конфигурация системы Intel Представленная система обладает свойствами отказоустойчивости. Системная шина защищена кодом с проверкой на нечетность, причем для шин данных и управления вводятся свои независимые разряды четности. Таким образом, на системной шине контролируются все одиночные неисправности и многие кратные. Каждый модуль памяти защищен корректирующим кодом, обеспечивающим коррекцию одиночных ошибок и обнаружение двойных. Адресные ошибки также контролируются, поскольку контрольные разряды при записи в память формируются на основании как данных, которые будут записаны в память, так и адреса, по которому должны быть данные записаны. УУП обеспечивает возможность программным способом использовать имеющийся в памяти один резервный разряд. Вся оперативная память со кристаллов тирующего кода и 1 резервный разряд. Резервный разряд может подключать ся взамен одного неисправного из 39 разрядов. |
26 Шинное интерфейсное устройство и УУП позволяют расширить систему и обеспечивает работу с динамической оперативной памятью. Разделение ресурсов, межпроцессорное взаимодействие в системе, доступ к памяти выполнены посредством введения специальных сигнальных шин, что обеспечивает модульную наращиваемость системы и дает возможность восстанавливать систему, не прерывая процесса ее функционирования. Поскольку в системе все сигналы формируются независимо от ресурсов системы, наличие или отсутствие кого-либо модуля не влияет на процесс взаимодействия между остальными модулями. В системе отсутствует централизованное устройство арбитража шин, что позволяет всем ШИУ и УУП выполнять свой собственный доступ к системной шине. Системная шина представляет собой многократно повторяемые 1-разрядные адресные шины и 16-разрядные шины данных, поддерживающие 24-разрядное адресное пространство оперативной памяти. Любая одна передача по системной шине может содержать 1 ... 16 байт данных. С целью оптимизации пропускной способности системной шины каждая передача делится на отдельные макеты запросов и ответов. Запросы и ответы могут проходить по системной шине в то время, как УУП обрабатывает запрос. Рисунок 1.3Базовая конфигурация системы Intel Представленная система обладает свойствами отказоустойчивости. Системная шина защищена кодом с проверкой на нечетность, причем для 27 шин данных и управления вводятся свои независимые разряды четности. Таким образом, на системной шине контролируются все одиночные неисправности и многие кратные. Каждый модуль памяти защищен корректирующим кодом, обеспечивающим коррекцию одиночных ошибок и обнаружение двойных. Адресные ошибки также контролируются, поскольку контрольные разряды при записи в память формируются на основании как данных, которые будут записаны в память, так и адреса, по которому должны быть данные записаны. УУП обеспечивает возможность программным способом использовать имеющийся в памяти один резервный разряд. Вся оперативная память содержит 40 кристаллов: 32 разряда данных, 7 контрольных разрядов корректирующего кода и 1 резервный разряд. Резервный разряд может подключаться взамен одного неисправного из 39 разрядов. Для обеспечения отказоустойчивости в системе применяются самопроверяемые модули. Важным понятием в отказоустойчивой системе является понятие зоны распространения ошибки. Зона определяется как модуль или системная шина, которые ограничены контролируемыми интерфейсами. Средства обнаружения ошибок располагаются в каждом контролируемом интерфейсе. Такое разбиение системы на зоны позволило существенно упростить алгоритм обнаружения и изоляции ошибок. На рис. 1.3 штриховыми линиями выделены 4 зоны распространения ошибок. Зона распространения ошибок ПД включает в себя ПД, его ШИУ, процессорную шину и вспомогательную логику. Ошибки ПД контролируются путем дублирования СБИС (кристаллов), из которых состоит ПД, и сравнения результатов их работы. Схема самопроверяемого модуля, состоящего из двух ПД, каждый из которых может бьггь как основным, так и контролирующим. Выбор статуса ПД (основной или контролирующий) производится при инициализации системы. Оба ПД работают синхронно, параллельно и с од инаковыми данными. Результаты их работы |