|
33 пульсами и при использовании микросхем средней интеграции состоит из 8 10 ТЭЗ. Последовательность обработки сигнала ошибки в БВ показана на рис. 1.2.3. Сигналы ошибок основного оборудования поступают на первый ряд триггеров РОш, содержимое которых обновляется в каждом машинном такте. Регистр ошибок разделен на группы по времени поступления сигналов ошибок. Прием ошибок в группе производится одним и тем же синхросигналом. Регистр занимает 100 логических элементов для 80 разрядов. Схема сжатия и уравнивания времен содержит собирательные схемы и ряд триггеров, осуществляющих задержку сигналов ошибок. Ошибка Рис. 1.2.3. Последовательность обработки сигналов ошибки в блоке восстановления На выходе первого ряда РОш сигналы ошибок объединяются по времени их возникновения. Уравнивание времен позволяет при блокировке синхросигналов иметь адрес микрокоманды, при выполнении которого возникла |
31 Таким образом, схемы контроля должны обнаруживать также сбои основного оборудования, интенсивность отказов которых на порядок выше интенсивности отказов, по которой определяется время Т. При ошибке единичные сигналы могут поступить на несколько входов БВ. Блок восстановления рассматриваемого ЦП содержит регистр ошибок (РОш), схемы обработки ошибок и организации повторения, схемы управления синхроимпульсами и при использовании микросхем средней интеграции состоит из 8—10 ТЭЗ. Последовательность обработки сигнала ошибки в БВ показана на рис. 1.4. Сигналы ошибок основного оборудования поступают на первый ряд триггеров РОш, содержимое которых обновляется в каждом машинном такте. Регистр ошибок разделен на группы по времени поступления сигналов ошибок. Прием ошибок в группе производится одним и тем же синхросигналом. Регистр занимает 100 логических элементов для 80 разрядов. Схема сжатия и уравнивания времен содержит собирательные схемы и ряд триггеров, осуществляющих задержку сигналов ошибок. Рисунок 1.4Последовательность обработки сигналов ошибки в блоке восстановления 32 На выходе первого ряда РОш сигналы ошибок объединяются по времени их возникновения. Уравнивание времен позволяет при блокировке синхросигналов иметь адрес микрокоманды, при выполнении которого возникла ошибка. При отсутствии блокировки сигнал ошибки устанавливает триггер захвата от схем контроля (ТЗСК), что обеспечивает переход к микропрограмме обработки ошибок. Триггер игнорирования ошибок (ТИОш) блокирует установку ТЗСК от ошибок данных, поступающих при выполнении микропрограммы обработки ошибок. Схемы ТЗСК, ТИОш и блокировки занимают 15 логических элементов. Единичное состояние ТЗСК блокирует сигнал «хранение», которым разрешается обновление начальных данных повторения, производимого на основании анализа содержимого регистров повторения PTIi и РП2, занимающих 30 логических элементов. Триггер исходных данных (ТИД) занимает 3 логических элемента, его состояние изменяется при изменении исходных данных команды. 1.2.3. Обоснование метода построения отказоустойчивого ядра КСОН Проведенный аналитический обзор построения отказоустойчивых функциональных узлов ЭВМ показывает что, при обеспечении отказоустойчивости данных систем необходимо использовать следующие принципы: обеспечение отказоустойчивости к ошибкам типа “сбой” достигается повторением операции, возвратом к контрольной точке и' программным рестаромт', обеспечение отказоустойчивости к константным ошибкам типа “constO или constl” достигается на основе использования корректируюгцих кодов и структурных методов резервирования; Модульность. Специализированная ЭВМ разбивается на отдельные функциональные блоки “модули” Для каждого модуля выбирается наиболее эффективный метод обеспечения отказоустойчивости; |