|
101 Из результатов экспериментов видно, что с увеличением объема ассигнований на средства защиты в целом вероятность реализации злоумышленником всех целей значительно снижается. Причем, данная зависимость носит явно выраженный экспоненциальный с отрицательным коэффициентом характер. Это общая тенденция. Тем не менее, в отдельных случаях стоимость средств не показатель снижения вероятности реализации злоумышленником всех целей, например, включение в состав комплекса дорогого средства защиты №7, нейтрализующего многие из угроз, нежелательно из-за низкой эффективности блокирования этих угроз. «Выигрывает», как правило, комплекс, состоящий из многих недорогих средств защиты, специализирующихся на угрозах определенного вида 3.2. Обеспечение отказоустойчивости сумматора на основе корректирующих линейных кодов Преимущественное распространение в современных вычислительных машинах имеют сумматоры параллельного действия, в которых передача чисел и образование суммы происходит одновременно для всех разрядов. Исследуем возможность использования линейных кодов для обеспече ния отказоустойчивости сумматора на примере операции сложения [9,33]. Допустим 0111 и В=0011, которые хранятся в отказоустойчивом ОЗУ и кодируется на основе первого метода функционально-кодовой защиты информации. В этом случае, информационная матрица для числа А имеет вид: 01 1 11 0, правый столбец которой, содержит значения разрядов проверки на четность строк информационной матрицы. Соответственно правые и левые диагональные проверки информационной матрицы дадут результат: |
93 РАЗДЕЛ 3. РАЗРАБОТКА МЕТОДА ФУНКЦИОНАЛЬНОКОДОВОЙ ЗАЩИТЫ ПРОЦЕССОРА ПРИ ВЫПОЛНЕНИИ АРИФМЕТИЧЕСКИХ И ЛОГИЧЕСКИХ ОПЕРАЦИЙ 3.1. Разработка теоретических основ обеспечения отказоустойчивости сумматора на основе корректирующих линейных кодов Преимущественное распространение в современных вычислительных машинах имеют сумматоры параллельного действия, в которых передача чисел и образование суммы происходит одновременно для всех разрядов. Исследуем возможность использования линейных кодов для обеспечения отказоустойчивости сумматора на примере операции сложения [98,100,104,105,106]. Допустим, требуется сложить два четырех разрядных числа: А=0111 и В=0011, которые хранятся в отказоустойчивом ОЗУ и кодируется на основе первого метода функционально-кодовой защиты информации (см. раздел 3). В этом случае, информационная матрица для числа А имеет вид: Ам => 01 1 11 0, правый столбец которой, содержит значения разрядов проверки на четность строк информационной матрицы. Соответственно правые и левые диагональные проверки информационной матрицы дадут результат: 0000 1111. Таким образом, из ОЗУ в операционное устройство процессора число А поступает в виде: 0111 0000 1111. Информационная матрица числа В имеет вид: Вм => 00 0 11 0, при этом число В поступает на вход сумматора в виде: ООП 01101100. |